June 11, 2025
في الآونة الأخيرة، شهد سوق DDR3/4 تغييراً مفاجئاً، حيث دخل في وضع متوتر من النقص وارتفاع الأسعار. تخطط كبرى الشركات العالمية المصنعة لذاكرة الوصول العشوائي (DRAM) سامسونج وميكرون وSK هاينكس للتوقف التدريجي عن إنتاج DDR3 وDDR4، مع تحويل تركيزها إلى منتجات DDR5 وHBM ذات الأرباح الأعلى. أدى هذا القرار إلى انخفاض حاد في إمدادات DDR3/4 في السوق، مما تسبب في ارتفاع أسعار السوق الفورية. قامت شركتنا بحجز دفعة من DDR3/4 مسبقاً من خلال رؤية ثاقبة للسوق.
النماذج التالية من DDR متوفرة في المخزون مع ضمان الجودة الأصلية:
| DDR3/4 | ||||||
 اسم المنتج |
نموذج المنتج | المواصفات | الكود | العلامة التجارية | الكمية | المستودع |
| DDR3L 256MB16 | A3T4GF40BBF-HP | DDR3L 4Gb16 1866 | 6643-107 | PG/ZENTEL | 46670 | شنتشن |
| DDR3L 256MB16 | A3T4GF40BBF-HP | DDR3L 4Gb16 1866 | 6643-107 | PG/ZENTEL | 938410 | هونغ كونغ |
| DDR4 512MB16 | A3F8GH40BBF-KDPR | DDR4 8Gb16 2666 | 7634-075 | PG/ZENTEL | 14210 | شنتشن |
| DDR4 512MB16 | A3F8GH40BBF-KDPR | DDR4 8Gb16 2666 | 7634-075 | PG/ZENTEL | 238260 | هونغ كونغ |
| 8Gb(DDR) 256M x32 | NT6AN256T32AV-J2 | LPDDR4-3733 | PG/Nanya | 35K | ||
| مواصفات ذاكرة الوصول العشوائي DDR4 SDRAM سعة 8 جيجابايت | |
| • مصدر الطاقة
-VDD = VDDQ = 1.2V ±5%
-VPP = 2.5V –5% + 10%
• معدل البيانات- 3200 ميجابت في الثانية (DDR4-3200) - 2933 ميجابت في الثانية (DDR4-2933) - 2666 ميجابت في الثانية (DDR4-2666) - 2400 ميجابت في الثانية (DDR4-2400) - 2133 ميجابت في الثانية (DDR4-2133) - 1866 ميجابت في الثانية (DDR4-1866) - 1600 ميجابت في الثانية (DDR4-1600) إلى 78-ball FBGA - 96-ball FBGA (A3F8GH40BBF) - خالية من الرصاص • 8 بنوك داخلية، مجموعتان من 4 بنوك لكل منهما (x16) • مدخلات الساعة التفاضلية (CK_t و CK_c) • إشارة ستروب بيانات تفاضلية ثنائية الاتجاه (DQS_t و DQS_c) • يتم دعم إعادة الضبط غير المتزامنة (RESET_n) • معايرة ZQ لمشغل الإخراج بالمقارنة مع مقاومة مرجعية خارجية (RZQ 240 أوم ±1%)
• إنهاء على الرقاقة (ODT) اسمي، ومتوقف وديناميكي• DLL يتماشى مع انتقالات DQ و DQS مع انتقالات CK • يتم إدخال الأوامر على كل حافة CK إيجابية • زمن وصول CAS (CL): 13، 15، 17، 19، 21، و 22 مدعوم • زمن وصول إضافي (AL) 0، CL-1، و CL-2 مدعوم • طول الدفعة (BL): 8 و 4 مع دعم أثناء التنفيذ • زمن وصول الكتابة CAS (CWL): 9، 10، 11، 12، 14، 16، 18، و 20 مدعوم • نطاق درجة حرارة التشغيل
TC = 0°C إلى +95°C (درجة تجارية)
|
• دورات التحديث 7.8µs عند 0°C ≤TC ≤+85°C
3.9µs عند +85°C < TC ≤+95°C
• يتم دعم التحديث الدقيق • توليد VREFDQ داخلي قابل للتعديل • واجهة تصريف مفتوح زائف (POD) لإدخال/إخراج البيانات • قوة القيادة المحددة بواسطة MRS • نقل البيانات عالي السرعة عن طريق التجميع المسبق بـ 8 بت • يتم دعم وضع التحديث الذاتي التلقائي منخفض الطاقة (LPASR) • يتم دعم إجهاض التحديث الذاتي • يتم دعم البادئة القابلة للبرمجة • يتم دعم تسوية الكتابة • يتم دعم زمن وصول الأمر/العنوان (CAL) • إمكانية القراءة والكتابة في السجل متعدد الأغراض • تكافؤ عنوان الأمر (CA Parity) لـ كشف خطأ إشارة عنوان الأمر وإعلامه إلى وحدة التحكم • رمز التكرار الدوري للكتابة (CRC) لخطأ DQ الكشف عنه وإعلامه إلى وحدة التحكم أثناء السرعة العالية التشغيل • انعكاس ناقل البيانات (DBI) لتحسين الطاقة استهلاك وسلامة إشارة الذاكرة الواجهة • قناع البيانات (DM) لبيانات الكتابة • CAS المنشور عن طريق زمن الوصول الإضافي القابل للبرمجة لـ يمكن تعيين قيمة سجل وضع مختلفة على حدة ولديها تعديل فردي • يتم دعم وضع التخفيض (1/2 و 1/4 معدل) • يتم دعم hPPR و sPPR • اختبار الاتصال (x16 فقط) • وضع إيقاف التشغيل الأقصى لأقل طاقة الاستهلاك دون نشاط التحديث الداخلي • متوافق مع JEDEC JESD-79-4 مواصفات ذاكرة الوصول العشوائي DDR3/DDR3L SDRAM سعة 4 جيجابايت |
| المواصفات | |
| الميزات | • الكثافة: 4 جيجابت |
|
• التنظيم إلى 8 بنوك × 64 مليون كلمة × 8 بت إلى 8 بنوك × 32 مليون كلمة × 16 بت • الحزمة إلى 78-ball FBGA إلى 96-ball FBGA • مصدر الطاقة: -HP إلى VDD, VDDQ = 1.35 V (1.283 إلى 1.45 V) • معدل البيانات: 1866 ميجابت في الثانية/2133 ميجابت في الثانية (كحد أقصى) VDD, VDDQ = 1.5 V (1.425 إلى 1.575 V) -JR إلى VDD, VDDQ = 1.5 V (1.425 إلى 1.575 V) -JRL إلى VDD, VDDQ = 1.35 V (1.283 إلى 1.45 V) • معدل البيانات: 1866 ميجابت في الثانية/2133 ميجابت في الثانية (كحد أقصى) • حجم الصفحة 1 كيلو بايت (x8) عنوان الصف: AX0 إلى AX15 عنوان العمود: AY0 إلى AY9 • ثمانية بنوك داخلية للتشغيل المتزامن عنوان الصف: AX0 إلى AX14 عنوان العمود: AY0 إلى AY9 • ثمانية بنوك داخلية للتشغيل المتزامن • أطوال الدفعة (BL): 8 و 4 مع Burst Chop (BC) • نوع الدفعة (BT) متسلسل (8، 4 مع BC) متشابك (8، 4 مع BC) • زمن وصول CAS (CL): 5، 6، 7، 8، 9، 10، 11، 13، 14 • زمن وصول الكتابة CAS (CWL): 5، 6، 7، 8، 9، 10 • إعادة الشحن المسبق: خيار إعادة الشحن المسبق التلقائي لكل دفعة الوصول • قوة المشغل: RZQ/7، RZQ/6 (RZQ = 240 Ω) • التحديث: التحديث التلقائي، التحديث الذاتي • متوسط فترة التحديث 7.8 ميكروثانية عند TC ≤ +85 درجة مئوية 3.9 ميكروثانية عند TC > +85 درجة مئوية • نطاق درجة حرارة التشغيل TC = 0 درجة مئوية إلى +95 درجة مئوية (درجة تجارية) TC = -40 درجة مئوية إلى +95 درجة مئوية (درجة صناعية) TC = -40 درجة مئوية إلى +105 درجة مئوية (درجة السيارات 2) • يتم تحقيق نقل البيانات عالي السرعة عن طريق 8 |
بنية خط الأنابيب المسبقة • بنية معدل البيانات المزدوج: عمليتا نقل بيانات لكل دورة ساعة • إشارة ستروب بيانات تفاضلية ثنائية الاتجاه (DQS و /DQS) يتم إرسالها/استقبالها مع البيانات لـ التقاط البيانات في جهاز الاستقبال • DQS محاذي للحافة مع البيانات للقراءات؛ المركز محاذي للبيانات للكتابات • مدخلات الساعة التفاضلية (CK و /CK) • DLL يتماشى مع انتقالات DQ و DQS مع CK التحولات • يتم إدخال الأوامر على كل حافة CK إيجابية؛ البيانات وإشارة قناع البيانات المشار إليها إلى كلا حافتي DQS • قناع البيانات (DM) لبيانات الكتابة • CAS المنشور عن طريق زمن الوصول الإضافي القابل للبرمجة لـ كفاءة أفضل لناقل الأوامر والبيانات • إنهاء على الرقاقة (ODT) لجودة إشارة أفضل • ODT متزامن • ODT ديناميكي • ODT غير متزامن • سجل متعدد الأغراض (MPR) للقراءة المسبقة المحددة نمط • معايرة ZQ لمحرك DQ و ODT • التحديث الذاتي للصفيف الجزئي القابل للبرمجة (PASR) • دبوس RESET لتسلسل التشغيل وإعادة الضبط وظيفة • نطاق SRT (درجة حرارة التحديث الذاتي): عادي/ممتد • التحديث الذاتي التلقائي (ASR) • التحكم في مقاومة مشغل الإخراج القابل للبرمجة • متوافق مع JEDEC DDR3/DDR3L • Row-Hammer-Free (RH-Free): كشف/حجب الدائرة الداخلية |
إذا كانت لديك احتياجات شراء لـ DDR3/4، فيرجى عدم التردد في الاتصال بفريق المبيعات لدينا!
